ÀÎÇǴϾð Å×Å©³î·ÎÁö½º´Â ÀÚµ¿Â÷ ¹× »ê¾÷¿ë ¾ÖÇø®ÄÉÀ̼ǿ¡ ¼¼ÀÌÇÁƼ ¸¶ÀÌÅ©·ÎÄÁÆ®·Ñ·¯¸¦ »ç¿ëÇÒ ¶§ À¯¿¬¼ºÀ» ³ôÀ̱â À§Çؼ ÀÚÀϸµ½º(Xilinx) ¹× ÀÚÀÌ·Ð(Xylon)°ú Çù·ÂÇÑ´Ù°í ¹àÇû´Ù. logiHSSLÀ̶ó°í ÇÏ´Â »õ·Î¿î ÀÚÀÌ·Ð IP Äھ »ç¿ëÇϸé ÀÎÇǴϾð HSSL(High Speed Serial Link)À» ÅëÇؼ ÀÎÇǴϾð AURIX¢âTC2xx, TC3xx ¸¶ÀÌÅ©·ÎÄÁÆ®·Ñ·¯¿Í ÀÚÀϸµ½ºÀÇ SoC, MPSoC, FPGA µð¹ÙÀ̽º »çÀÌ¿¡ °í¼Ó Åë½ÅÀÌ °¡´ÉÇÏ´Ù. ÀÌ Á÷·Ä ¸µÅ©´Â ÃÖ´ë 84 %ÀÇ ¼ø¼ö ÆäÀÌ·Îµå µ¥ÀÌÅÍ ·¹ÀÌÆ®·Î ÃÖ´ë 320 Mbaud¿¡ À̸£´Â º¸ ·¹ÀÌÆ®(baudrate)¸¦ Áö¿øÇÑ´Ù.
HSSLÀº ÀÎÇǴϾð °íÀ¯ÀÇ ÀÎÅÍÆäÀ̽º·Î¼ 5°³ ÇÉ(2°³ LVDS¿¡ °¢±â 2°³ ÇÉ°ú ÇϳªÀÇ Å¬·Ï ÇÉ)¸¸À» ÇÊ¿ä·Î Çϱ⠶§¹®¿¡ ÇÉ ¼ö¿¡ ÀÖ¾î¼ ºñ¿ëÀ» ³·Ãâ ¼ö ÀÖ´Ù. ¼º´ÉÀ̳ª ±â´É È®Àå¿ëÀ¸·Î HSSL ÀÎÅÍÆäÀ̽º¸¦ »ç¿ëÇؼ AURIX µð¹ÙÀ̽º¿Í °í°´ ASIC »çÀÌ¿¡ µ¥ÀÌÅ͸¦ ±³È¯ÇÒ ¼ö ÀÖ´Ù. »õ·Î¿î IP ÄÚ¾î´Â ½Ã½ºÅÛ °³¹ßÀÚ°¡ AURIX°¡ Á¦°øÇÏ´Â ¾ÈÀü¼º ¹× º¸¾È¼º°ú ÀÚÀϸµ½º µð¹ÙÀ̽º°¡ Á¦°øÇÏ´Â ´Ù¾çÇÑ ±â´ÉµéÀ» °áÇÕÇÒ ¼ö ÀÖµµ·Ï ÇÑ´Ù. ÀÌ·¸°Ô ¿¬°áµÈ µð¹ÙÀ̽ºµéÀº HSSLÀ» ÅëÇؼ ¼·ÎÀÇ ³»ºÎ ÀÚ¿øÀ̳ª ¿¬°áµÈ ÀÚ¿ø¿¡ ¾×¼¼½º ÇÏ°í Á¦¾îÇÒ ¼ö ÀÖ´Ù.